従来から書込性能は2.4倍向上
キオクシアおよびWestern Digitalは、162層の積層プロセスを採用した
「第6世代3次元フラッシュメモリ技術」の開発に成功したことを発表した。
112層積層プロセスを使用した第5世代に比べて、平面方向のセルアレイ密度は最大10％向上。また積層数を162層に増やしたことでダイサイズは40％も削減、ウェーハあたりの製造ビット数は70％と大幅に増加しており、コスト面でもメリットがある。
またパフォーマンス面では、Circuit Under Array CMOS配置技術と4プレーン動作により書込性能が2.4倍に向上したほか、読込レイテンシも10％短縮。さらにI/O性能は66％引き上げられ、より一層高まる転送速度の高速化ニーズにも対応できるという。
